怎样用modelsim对system verilog进行仿真 

在菜单栏中选择“compile-->compile options”,然后选择system verilog就行了
如果你使用命令方式编译的话 那么使用 vlog -sv test.v 或者vlog test.sv

PWD 查看当前路径

log *.all 在仿真过程自动保存所有信号的内容，即要看某个信号的时候直接拉到wave窗口即可，不需要重新仿真

版权声明：本文为jacky-wx原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://www.cnblogs.com/jacky-wx/p/7121125.html