PCB 布局和走线

1、Layout 中射频线应如何处理

1.1、射频线走在 top 层，不可穿层走线，要尽量短，传输线要求做 50ohm 特征阻抗处理。

1.2、射频线尽量走直线或 135°角走线或是圆弧走线，不可以有 90 度直角和锐角走线。

1.3、射频线两旁的屏蔽地要尽量完整，第 2 层的 GND 要完整，天线和射频线周围尽量多的地过孔。

1.4、射频线的匹配网络器件尽量靠近芯片放置。如下图，π型网络的摆放要按直线摆放。

 

1.5、射频线附近不能有高频信号线。射频上的天线必须远离所有传输高频信号的器件，比如晶体、UART、PWM、SDIO 和 USB 信号等。

1.6、天线要净空

 

2、Layout 中晶振走线应如何处理

2.1、晶体的时钟要在 top 层走线，不可以穿层，不可以交叉，并且周围要用 GND 屏蔽。

2.2、晶体的下面不可以走高速信号线，第 2 层要求完整的 GND。

2.3、晶体的负载电容尽量放置到时钟线末端。

2.4、晶体的周围不要放置磁性元件，如电感，磁珠等。

2.5、无源晶振要离IC引脚进一点 ，插件晶振要焊锡接地，目的是让晶振稳定工作，因为一些大环路会把一些信号被频。

 来自：https://blog.csdn.net/sinat_27746419/article/details/80831922

3、芯片管脚的耦合旁路电容，走线时要先经过电容再连接到芯片引脚。

 

 

          

 

 

 

版权声明：本文为Snowden原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://www.cnblogs.com/Snowden/p/12654082.html